FPGA開發(fā)工程師**
1.5-3萬
本科
ＦＰＧＡ
船舶/航空/航天/軍工
（一）崗位職責(zé)1.負(fù)責(zé)雷達(dá)、電子對抗、通信系統(tǒng)相關(guān)的FPGA邏輯設(shè)計與開發(fā)，包括需求拆解、模塊設(shè)計、代碼編寫、功能仿真、時序分析與優(yōu)化。2.負(fù)責(zé)數(shù)字
南京 建鄴 江心洲
FPGA開發(fā)工程師
1.5-2.5萬
碩士
1-3年
Python
VHDL
Verilog HDL
通信/網(wǎng)絡(luò)設(shè)備
船舶/航空/航天/軍工
崗位職責(zé):1.負(fù)責(zé)基于FPGA的雷達(dá)數(shù)字采樣及預(yù)處理軟件設(shè)計;2.負(fù)責(zé)基于FPGA的雷達(dá)定時、控制軟件設(shè)計;3.負(fù)責(zé)雷達(dá)信號產(chǎn)生及采樣指標(biāo)把控，ADC、D
南京 江寧 秣陵
本科
ASIC芯片
SoC芯片
CPU芯片
C++
SV語言
以太網(wǎng)
VCS
PCIE
系統(tǒng)級驗(yàn)證
半導(dǎo)體/芯片
船舶/航空/航天/軍工
***base西安市阿房宮南地鐵口-數(shù)字前端-航空芯片項目----在西安上班哦北京也有驗(yàn)證崗位數(shù)字后端也有崗位哦riscV的SOC芯片，以太網(wǎng)協(xié)議處理的
南京 建鄴 沙洲
高級fpga工程師
1.6-3萬
本科
5-10年
通信/網(wǎng)絡(luò)設(shè)備
半導(dǎo)體/芯片
一、崗位職責(zé)1、負(fù)責(zé)公司產(chǎn)品中FPGA的方案設(shè)計、代碼開發(fā)與調(diào)試工作；2、承擔(dān)FPGA全流程開發(fā)，包括需求分析、模塊劃分、編碼實(shí)現(xiàn)、仿真驗(yàn)證與板級調(diào)
南京 秦淮 光華路
FPGA硬件工程師
1-1.3萬
本科
1-3年
Verilog HDL
崗位職責(zé)：1.參與項目的頂層設(shè)計，制定項目開發(fā)方案，完成fpga整體設(shè)計文檔；2.完成功能劃分，根據(jù)要完成的功能，劃分成各個模塊，撰寫fpga設(shè)計文
南京 秦淮 光華路
FPGA工程師
2-4萬·14薪
本科
3-5年
超聲
儀器儀表
工業(yè)自動化/機(jī)器人
一、崗位職責(zé)1.產(chǎn)品FPGA開發(fā)：負(fù)責(zé)工業(yè)超聲探傷設(shè)備（單通道高端探傷儀、32/128通道相控陣NDT探傷儀）FPGA全流程開發(fā)，Verilog編碼、仿真、時序調(diào)試
南京 浦口 頂山
本科
3-5年
Verilog HDL
VHDL
FPGA
FAE
通信/網(wǎng)絡(luò)設(shè)備
13薪
業(yè)績提成
無需坐班
長遠(yuǎn)發(fā)展
差旅
招聘崗位：FPGA現(xiàn)場應(yīng)用工程師（FAE）-復(fù)旦微FPGA南京工作地點(diǎn)：南京招聘人數(shù)：1人崗位類型：全職公司行業(yè)：?集成電路/IC代理/電子元器件分銷、方案
南京 鼓樓 湖南路
本科
3-5年
通信/網(wǎng)絡(luò)設(shè)備
人工智能
基本要求:信息與通信工程相關(guān)專業(yè)碩士或三年以上工作經(jīng)驗(yàn)本科;技能要求:具有通信信號處理FPGA開發(fā)及優(yōu)化經(jīng)驗(yàn)，熟悉USRP等軟無設(shè)備，具備Pytho
南京 秦淮 瑞金路
初級fpga工程師
1-1.5萬·13薪
本科
1-3年
SystemC
C++
Verilog HDL
FPGA高速時序開發(fā)
計算機(jī)硬件
儀器儀表
崗位職責(zé)：1、與項目負(fù)責(zé)人共同制定產(chǎn)品相關(guān)部分的設(shè)計方案；2、負(fù)責(zé)FPGA程序及模塊的編寫、算法的仿真、調(diào)試、測試驗(yàn)證；3、負(fù)責(zé)所完成產(chǎn)品的相關(guān)設(shè)
南京 浦口 頂山
FPGA工程師
1.7-2.4萬·16薪
碩士
3-5年
Verilog HDL
VHDL
半導(dǎo)體/芯片
儀器儀表
職位描述1、根據(jù)需求獨(dú)立完成FPGA的需求分析及方案設(shè)計；2、獨(dú)立完成基于VHDL、Verilog的FPGA設(shè)計；3、負(fù)責(zé)FPGA的仿真、調(diào)試，配合軟、硬件設(shè)計人員，
南京 雨花臺 雨花
FPGA開發(fā)工程師（工業(yè)傳感）南京
2.5-4萬·14薪
本科
3-5年
Verilog HDL
VHDL
1年以上SOC開發(fā)經(jīng)驗(yàn)
工業(yè)傳感器
光譜儀、光纖激光器
儀器儀表
一、崗位職責(zé)1.參與項目的FPGA開發(fā)、調(diào)試、維護(hù)等相關(guān)工作；2.實(shí)現(xiàn)功能級模塊需求，建立仿真環(huán)境，編寫測試用例，完成模塊的設(shè)計驗(yàn)證；3.編寫所負(fù)責(zé)
南京 棲霞 棲霞街道
fpga工程師
1-2萬
本科
1-3年
半導(dǎo)體/芯片
計算機(jī)硬件
計算機(jī)軟件
崗位職責(zé)：1.基于Xilinx/Altera開發(fā)平臺進(jìn)行產(chǎn)品研發(fā)，負(fù)責(zé)FPGA代碼的設(shè)計、實(shí)現(xiàn)、仿真與調(diào)試；2.負(fù)責(zé)FPGA的模塊化設(shè)計和系統(tǒng)集成，完成硬件/軟件
南京 玄武 孝陵衛(wèi)
fpga工程師
1.2-2.4萬·13薪
本科
1-3年
labview
C語言
一、崗位職責(zé)：1.通信遙感與雷達(dá)系統(tǒng)中數(shù)字電路及軟件設(shè)計與調(diào)測；2.負(fù)責(zé)協(xié)同測試、硬件等同事解決研發(fā)測試，生產(chǎn)測試和量產(chǎn)產(chǎn)品中出現(xiàn)的相關(guān)問
南京 秦淮 瑞金路
FPGA算法工程師（南京）
3.5-4萬
碩士
3-5年
Verilog HDL
VHDL
工作地點(diǎn)：北京/南京崗位職責(zé)：1、負(fù)責(zé)電力電子裝置的FPGA邏輯設(shè)計與開發(fā)，包括控制邏輯、高速數(shù)據(jù)采集、PWM生成、保護(hù)聯(lián)鎖、信號處理等模塊的Veril
南京 江寧 秣陵
FPGA工程師
1.3-2.5萬
本科
3-5年
通信/網(wǎng)絡(luò)設(shè)備
半導(dǎo)體/芯片
一、崗位職責(zé)1、負(fù)責(zé)公司產(chǎn)品中FPGA的方案設(shè)計、代碼開發(fā)與調(diào)試工作；2、承擔(dān)FPGA全流程開發(fā)，包括需求分析、模塊劃分、編碼實(shí)現(xiàn)、仿真驗(yàn)證與板級調(diào)
南京 秦淮 光華路
FPGA測試工程師
5000-10000元
本科
Verilog HDL
VHDL
崗位職責(zé)：1、開展FPGA編碼規(guī)則檢查、代碼審查測試，功能仿真、時序仿真；2、開展測試需求分析、編寫用例設(shè)計、開展測試工作并出具測試文檔；3、開展FP
南京 玄武 梅園新村
FPGA研發(fā)工程師
1.5-3萬
碩士
Verilog
Zynq
Vivado
時序約束
仿真驗(yàn)證
以太網(wǎng)
計算機(jī)軟件
計算機(jī)硬件
電子設(shè)備制造
五險一金
績效獎金
年終分紅
股票期權(quán)
餐補(bǔ)
定期體檢
員工旅游
節(jié)日福利
崗位職責(zé)：1.精通Verilog硬件設(shè)計語言，具有良好的編碼習(xí)慣；2.熟練掌握FPGA開發(fā)流程，具有Xilinx/Intel系列FPGA開發(fā)經(jīng)驗(yàn)；3.掌握常用硬件總線和
南京 棲霞 邁皋橋
FPGA開發(fā)工程師
6000-10000元·13薪
本科
ADC/DAC
半導(dǎo)體/芯片
周末雙休
五險一金
帶薪年假
餐補(bǔ)
交通補(bǔ)助
員工食堂
2026年應(yīng)屆也可以崗位職責(zé)：1.負(fù)責(zé)FPGA邏輯設(shè)計2.根據(jù)部門工作安排，承擔(dān)其他FPGA相關(guān)研發(fā)工作任職要求：1.本科及以上學(xué)歷，計算機(jī)、電子、通信工
南京 棲霞 馬群
FPGA工程師
1.5-3萬·13薪
本科
5-10年
半導(dǎo)體/芯片
儀器儀表
工作內(nèi)容：FPGA工程師負(fù)責(zé)設(shè)計、開發(fā)和測試FPGA芯片，包括驗(yàn)證、驗(yàn)證和測試，以確保FPGA芯片符合客戶需求和設(shè)計規(guī)格。FPGA工程師還負(fù)責(zé)編寫測試腳
南京 雨花臺 雨花
fpga工程師
1.5-3萬·13薪
本科
3-5年
LATTICE
XILINK
Zynq
DSP
工業(yè)相機(jī)
人工智能
儀器儀表
崗位職責(zé)：1、與項目負(fù)責(zé)人共同制定工業(yè)相機(jī)等自研產(chǎn)品相關(guān)部分的設(shè)計方案(圖像視頻方向）；2、負(fù)責(zé)FPGA程序及模塊的編寫、算法的仿真、調(diào)試、測試
南京 浦口 頂山
FPGA高級工程師
2-4萬
碩士
3-5年
時序約束
FPGA
Verilog
半導(dǎo)體/芯片
通信/網(wǎng)絡(luò)設(shè)備
船舶/航空/航天/軍工
帶薪年假
節(jié)日福利
定期體檢
六險一金
定期培訓(xùn)
出差補(bǔ)貼
一、任職資格：1.電子、通信、計算機(jī)、自動化等相關(guān)專業(yè)碩士及以上學(xué)歷，3年及以上相關(guān)工作經(jīng)驗(yàn)；2.精通常用的FPGA開發(fā)工具、UCF/SDC約束文件命令，
南京 玄武 孝陵衛(wèi)
FPGA工程師
2.4-3萬
本科
5-10年
半導(dǎo)體/芯片
崗位內(nèi)容：1.負(fù)責(zé)系統(tǒng)的整個控制流程的設(shè)計，負(fù)責(zé)核心控制部件或板卡邏輯控制、高速接口、通信互聯(lián)等方向的FPGA軟件設(shè)計及實(shí)現(xiàn)；2.負(fù)責(zé)內(nèi)場和少
南京 江寧 秣陵
本科
5-10年
Verilog HDL
System Verilog
Python
（無線方向）
通信/網(wǎng)絡(luò)設(shè)備
信息安全
崗位職責(zé)：1.主導(dǎo)工業(yè)無線通信系統(tǒng)的FPGA端方案與架構(gòu)設(shè)計，完成物理層協(xié)議的FPGA實(shí)現(xiàn)、優(yōu)化與驗(yàn)證，保障通信鏈路的穩(wěn)定性與實(shí)時性。2.主導(dǎo)和參
南京 秦淮 雙塘
數(shù)字電路工程師
8000-15000元·13薪
本科
3-5年
半導(dǎo)體/芯片
一、崗位職責(zé)：1.通信遙感與雷達(dá)系統(tǒng)中數(shù)字電路及軟件設(shè)計與調(diào)測；2.負(fù)責(zé)協(xié)同測試、硬件等同事解決研發(fā)測試，生產(chǎn)測試和量產(chǎn)產(chǎn)品中出現(xiàn)的相關(guān)問
南京 秦淮 瑞金路
本科
3-5年
時序約束
USB
以太網(wǎng)
Verilog HDL
崗位職責(zé)1.負(fù)責(zé)公司多通道神經(jīng)電信號采集系統(tǒng)FPGA開發(fā)與迭代升級；2.負(fù)責(zé)USB3.0高速/千兆以太網(wǎng)數(shù)據(jù)傳輸邏輯開發(fā)與優(yōu)化，適配超大通道、高帶寬
南京 江寧 麒麟
邏輯工程師
1.5-2.5萬
本科
5-10年
模塊設(shè)計
視頻圖像接口開發(fā)
ARM開發(fā)
System Verilog
VIVADO開發(fā)工具
Quartus
電子信息、光電相關(guān)
XILINX開發(fā)
ALTERAFPGA
工作職責(zé)：1.參與項目FPGA方案設(shè)計與資源評估；2.負(fù)責(zé)FPGA視頻圖像接口開發(fā)、算法邏輯設(shè)計；3.編寫RTL代碼，完成模塊設(shè)計、綜合、時序分析及驗(yàn)證，
南京 秦淮 光華路
FPGA應(yīng)用設(shè)計工程師
1.5-2.6萬
本科
3-5年
嵌入式硬件開發(fā)
嵌入式軟件開發(fā)
單片機(jī)開發(fā)
射頻開發(fā)
半導(dǎo)體/芯片
通信/網(wǎng)絡(luò)設(shè)備
人工智能
五險一金
帶薪年假
彈性工作
績效獎金
股票期權(quán)
崗位職責(zé)：1.設(shè)計激光器電源控制系統(tǒng)整體架構(gòu)方案；2.設(shè)計激光器控制時序產(chǎn)生，接口，控制的數(shù)字和邏輯電路設(shè)計；3.電路元器件選型、PCB布板、外協(xié)
南京 雨花臺 鐵心橋
FPGA開發(fā)工程師
8000-14000元·14薪
本科
1-3年
Verilog
嵌入式硬件開發(fā)
Layout設(shè)計
芯片設(shè)計
電路設(shè)計
器件選型
射頻開發(fā)
信號發(fā)生器
半導(dǎo)體/芯片
計算機(jī)硬件
通信/網(wǎng)絡(luò)設(shè)備
任職要求：1，熟練掌握VerilogHDL硬件邏輯語言；2，熟練掌握ModelSim仿真軟件；3，熟悉Vivado或Quartus等軟件開發(fā)環(huán)境；4，了解IIC、UART、SPI、CAN等
南京 江寧 東山
高級fpga工程師
2.5-3.5萬·14薪
本科
5-10年
FPGA
崗位職責(zé)：設(shè)計和開發(fā)：負(fù)責(zé)FPGA設(shè)計和開發(fā)，包括架構(gòu)設(shè)計、電路設(shè)計、HDL編碼、仿真驗(yàn)證等。時序約束和時序分析：制定時序約束，并進(jìn)行時序分析，確
南京 雨花臺 鐵心橋
FPGA開發(fā)工程師
1-1.5萬·14薪
本科
3-5年
邏輯分析儀
VHDL
Verilog
電路設(shè)計
半導(dǎo)體/芯片
通信/網(wǎng)絡(luò)設(shè)備
崗位職責(zé)：1、根據(jù)公司高端通信測量儀器產(chǎn)品和重大科研項目的系統(tǒng)需求，完成FPGA架構(gòu)設(shè)計、模塊劃分、整體邏輯設(shè)計、高速時鐘設(shè)計、約束條件設(shè)定等
南京 江寧 秣陵
南京fpga招聘信息
智聯(lián)招聘為您推薦30個南京fpga2026年最新相關(guān)招聘信息，包含F(xiàn)PGA開發(fā)工程師**、FPGA開發(fā)工程師、數(shù)字IC設(shè)計/驗(yàn)證/fpga驗(yàn)證-國企航空-西安/北京等熱門崗位，南京華昇智航、南京星澗、信必優(yōu)(深圳)等優(yōu)質(zhì)企業(yè)，提供具備市場競爭力的薪酬體系，覆蓋全層級工作經(jīng)驗(yàn)需求，同時提供完善的員工福利保障。
手機(jī)網(wǎng)頁版：南京fpga招聘信息